热门关键词：
电子电路一般都需要一个即使在负载电流发生瞬变时，输出电压也能维持在特定容差范围内的电压源，以确保电路的正常工作。设计工程师必须在理解瞬态响应原理的基础上，利用正确的设计思路才能以较低的成本改善电源的瞬态响应性能。
瞬态定义为“仅维持一段短暂时间的事物”。但是，随着微处理器工作速度和电流需求量的提高，当负载电流发生瞬态变化时，稳压器在指定范围内保持输出电压的能力成为一个广泛存在的困扰。典型CPU芯片的电源规范要求，即使负载电流在几百纳秒内发生20或30A的变化，供电电压仍然要保持稳定，要实现这个性能指标绝非易事。
几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3%)。该固定电压由某些种类的稳压器提供。通过电阻分压器自动检测输出电压，误差放大器不断调整电流源从而维持输出电压稳定在额定电压上。
稳压器必须能够在负载电流需求量从零上升到满负荷(大约为20A或更多)时，保持输出电压恒定。当负载电流需求量缓慢变化时很容易做到这一点，但是，如果负载电流“阶跃”足够快的话，稳压器将无法提供完全稳定的输出电压。
为了了解负载瞬变如何发生，下面用一个例子来进行分析。本例中，当负载电流需求量在几乎零时间内从IL1变化到更大值(IL2)时发生了负载瞬变。在瞬变之前，稳压器处于稳态运行，这时IREG= IL1，并且输出电容没有向外部电路输出电流。
稳压器的电流源(IREG)不能立即发生变化，因此在“t = 0+”时刻(也就是负载电流增加到IL2的瞬间)，IREG = IL1。通过简单节点分析得出，此时电流源需要输出电容：
ICOUT=IL2－IL1
COUT将继续提供电流直到控制环路把IREG提高到IL2为止。在COUT必须提供电流期间，随着电容放电，它两侧的电压将会降低。电容的内部寄生等效串联电阻(ESR)和等效串联电感(ESL)同样也会使COUT两侧的电压降低，如图1所示。
所有的电容都含有ESR和ESL，二者都会对瞬态响应产生明显的影响。
负载阶跃上升后的VOUT
ESL导致电容两侧的电压下降，该电压强烈依赖于负载瞬变的上升时间：负载变化越快，ESL在输出电压波形上产生的“尖峰”就会越大。该尖峰在时间上很窄，这是因为电感仅仅产生一个电压以响应变化着的电流，这可以通过下面的公式得出：
V=Ldi/dt
当负载电流达到新值(IL2)时，ESL的电压尖峰也就结束。负载电流瞬变的上升时间越短，电感的影响也就越大。大容量陶瓷电容的ESR和ESL都很低，它们通常用在器件的管脚处，而这些器件对快速上升的负载瞬变有相应的要求。
不管电容提供电流还是吸收电流(用波形上的“ESR阶跃”表示)，输出电容的ESR都会导致电压降低。尤其要注意的是，这里的“ESR阶跃”是指负载瞬变时调节输出端的DC电压变化。这意味着当针对调节电压所必须满足的最大允许"电压容差范围"进行设计时，ESR成为一个关键性的考虑因素。
在稳压器的电流源被控制环路调整到新值之前的时间间隔内，ESR两侧的分压降低了输出电压(这段时间内COUT放电电荷量也会相应有所减少)。
既然这些因素导致调节后的输出电压降到额定值以下，那么输出电压到误差放大器的反馈量使得电流源IREG充分开启，从而迫使输出电压返回到额定电压。输出电压将上升并过冲超过额定值，此时随着环路继续进行调节，输出电压将被调整下降。这种情况下，环路的行为非常精确地反映了相位裕度(环路稳定度)。一个经过较好补偿且相位裕度大于40°的环路，将产生一个迅速消失的瞬变，而且该瞬变中仅包含一个大的偏移(如图2所示)。相对较小的相位裕度会在环路的建立行为上产生额外的“振铃周期(ring cycle)”。图2中的波形显示了一个稳定性方面的“最佳状况”描述，但它并不典型。
当控制环路到达一个新的稳态(此时稳压器的电流源提供的电流是IL2)时，输出电容再次停止向电路提供电流。
1. 稳压器担当驱动负载的压控电流源(通过输出端的电压反馈对电流源进行调节)的角色。稳压器的电流源永远不可能在零时间内作出变化，因此可以得出结论，如果我们使负载电流的变化速度超过稳压器的响应速度，输出电压将会发生变化。
2. 在稳压器的控制环路对负载变化进行调整的时间间隔，对负载电流变化(在先前的稳态值和新的负载电流之间)进行供给的唯一来源是输出电容。因此，不管你喜欢与否，我们都必须加入输出电容以试图在负载瞬变时维持输出电压恒定。系统规范规定了所必须使用电容的大小和种类。
3. 稳压器的速度越快越好。稳压器的控制环路响应速度越快，在环路纠正瞬变前输出电容上的电压变化就越小。因此可以看出，更快的稳压器意味着在获得同等“负载调节容差范围”的情况下能够采用更小的输出电容(节省成本)。
存在两种类型的负载瞬变：负载电流突然增加，或者降低。前面的例子表明当负载电流突然增加时输出电压如何发生变化。下面的例子将探讨当负载电流突然降低时会发生什么情况。
在这个例子中，负载电流突然从IL1降低到IL2。因为IREG不能立即降到IL2，最初它将继续提供IL1大小的电流。既然负载现在吸收更少的电流，那么输出电容必须吸收IL1和IL2之间的差值，这将迫使COUT两侧的电压升高。
如果负载电流迅速下降，它将在ESL两侧产生一个电压尖峰，而且经过ESR流入COUT的电流也将导致一个ESR"阶跃"。在尖峰过后，随着电容从吸收电流(IL1 - IL2)中充电，COUT两侧的电压将会升高。
负载突然下降时的VOUT
既然VOUT升高到额定值以上，反馈将最终导致控制环路关闭(或减小)电流源IREG。但是既然大多数稳压器都无法将电流吸收到它们的输出端，VOUT只能按照COUT向负载的放电速度再次降到额定值(在IREG被减小或者关闭以后)。但是，一旦VOUT下冲到额定值，控制环路将重新努力开启IREG并使输出迅速回转上升，导致这个循环不断重复直至达到新的稳定状态条件，此时因为IREG等于IL2，COUT将再次没有电流流入。
负载降低瞬变的建立时间通常大于负载增加瞬变的建立时间，这是因为前者在COUT把过剩电压放电给负载阶段花费了更多的时间：既然负载电流需求量有所降低，那么电容的放电速度就变得更加缓慢。负载增加瞬变把它的大部分时间都用在使COUT回转上升上，同时稳压器在该模式下提供了最大电流(通常大于额定输出电流)。与向负载放电时的降低相比，当被上述大电流以正方向驱动时，COUT两侧的电压(也就是调节输出电压)将会变化得更快。
这表明在大多数情况下，对于负载从额定电流的20%阶跃上升到80%的瞬变来说，其输出电压重新建立到额定值的速度大于从额定负载电流的80%阶跃下降到20%的负载瞬变。即使总的负载电流变化相同，建立时间(以及波形的形状)也将呈现出很大差异。
获得最优的瞬态响应需要优化系统设计参数，下面给出设计建议。
好钢用在刀刃上
大容量陶瓷电容是世界上用于降低瞬变的最佳电容，大多数主板设计上都放置了大量的陶瓷电容(容量可达22μF)，这些电容直接安装在器件的引脚上，加电后可以抑制瞬变。大容量陶瓷电容通常所具有的ESR阻值低到毫欧姆量级，同时ESL的数值也很低。没有其它类型的电容能够同时为ESR和ESL提供像这种级别的性能(尽管电解电容可以提供极低的ESR)。
陶瓷电容所能提供的电容大小有实际限制，因此通常用靠近它们的电解电容对陶瓷电容进行“备份”，这些电解电容能够在最初负载瞬态变化通过时对负载提供支持。过去在这方面经常使用钽电容，现在因为火灾隐患方面的考虑已经避免使用该元件。三洋公司的OSCON和POSCAP以及松下公司的SP电解电容都是具有极低ESR的高容量电容。
通常在稳压器的输入端使用大容量、低成本、同时具有高ESR的铝电解质电容。原因在于输入端可以忍受高ESR的电容，这是由于ESR引起的“电压阶跃”并不直接影响调节后的输出电压，相反它被稳压器的“线性调整”功能所抑制，该功能通常在稳压器的输入端对DC变化提供高达60~80dB的衰减。
具有较大环路带宽的稳压器可以对变化负载进行更快速的调节，同时可以减少输出端的大容量电容的数量，这通过稳压器在瞬变发生后不久吸收存储于高容量输入电容中的电荷来实现。一般来说，线性稳压器的速度经常明显快于开关的速度，这是因为线性稳压器的单位增益带宽可以大于500kHz(尽管由于功耗方面的约束，许多新型处理器芯片的高负载电流需求量要求使用开关转换器)。一条永远正确的结论是，速度越快意味着成本也就越高，并且无一例外地都需要增加大电流稳压器的带宽。
